Saltar al contenido

D Flip Flop en electrónica digital

octubre 16, 2021
d flip flop

En Puerta SR NAND Biestable circuito, la condición de entrada indefinida de SET = «0» y RESET = «0» está prohibida. Es el inconveniente del flip flop SR. Este estado:

  1. Anule la acción de bloqueo de retroalimentación.
  2. Forzar ambas salidas a ser 1.
  3. Pierde el control de la entrada, que primero va a 1, y la otra entrada permanece en «0» por lo que se controla el estado resultante del pestillo.

Necesitamos un inversor para evitar que esto suceda. Conectamos el inversor entre las entradas Set y Reset para producir otro tipo de circuito flip flop llamado Chanclas D, Flip flop de retardo, biestable tipo D, flip flop tipo D.

El flip flop D es el flip flop más importante de otros tipos cronometrados. Asegura que, al mismo tiempo, ambas entradas, es decir, S y R, nunca sean iguales a 1. El flip-flop Delay está diseñado usando un flip-flop SR con compuerta con un inversor conectado entre las entradas que permite una sola entrada D (Datos).

Esta entrada de datos única, que está etiquetada como «D» se utiliza en lugar de la entrada «Set» y para la entrada complementaria «Reset», se utiliza el inversor. Por lo tanto, el flip flop tipo D o D sensible al nivel se construye a partir de un flip flop SR sensible al nivel.

Entonces, aquí S = D y R = ~ D (complemento de D)

Diagrama de bloques

D Flip Flop

Diagrama de circuito

D Flip Flop

Sabemos que el flip-flop SR requiere dos entradas, es decir, una para «ESTABLECER» la salida y otra para «RESTABLECER» la salida. Al usar un inversor, podemos configurar y restablecer las salidas con una sola entrada, ya que ahora las dos señales de entrada se complementan entre sí. En SR flip flop, cuando ambas entradas son 0, ese estado ya no es posible. Es una ambigüedad que se elimina con el complemento en D-flip flop.

En el flip flop D, la entrada única «D» se denomina entrada «Datos». Cuando la entrada de datos se establece en 1, el flip flop se establecerá, y cuando se establece en 0, el flip flop cambiará y se reiniciará. Sin embargo, esto no tendría sentido ya que la salida del flip flop siempre cambiaría en cada pulso aplicado a esta entrada de datos.

La entrada «CLOCK» o «ENABLE» se usa para evitar esto para aislar la entrada de datos del circuito de enclavamiento del flip flop. Cuando la entrada de reloj se establece en verdadera, la condición de entrada D solo se copia en la salida Q.Esto forma la base de otro dispositivo secuencial denominado D Flip Flop.

Cuando la entrada del reloj se establece en 1, las entradas «establecer» y «restablecer» del flip-flop se establecen en 1. Por lo tanto, no cambiará el estado y almacenará los datos presentes en su salida antes de que ocurriera la transición del reloj. En palabras simples, la salida está «bloqueada» en 0 o 1.

Tabla de verdad para el flip flop tipo D

D Flip Flop

Los símbolos ↓ y ↑ indican la dirección del pulso del reloj. El flip flop tipo D asumió estos símbolos como disparadores de borde.


close