Saltar al contenido

Ciclo de instrucción | Tutorial de organización y arquitectura de computadoras

octubre 15, 2021
instruction cycle

Un programa que reside en la unidad de memoria de una computadora consta de una secuencia de instrucciones. Estas instrucciones son ejecutadas por el procesador pasando por un ciclo para cada instrucción.

En una computadora básica, cada ciclo de instrucción consta de las siguientes fases:

  1. Obtener instrucciones de la memoria.
  2. Decodifica la instrucción.
  3. Lea la dirección efectiva de la memoria.
  4. Ejecute la instrucción.

Ciclo de instrucción

Configuración de entrada-salida

En la arquitectura de la computadora, los dispositivos de entrada y salida actúan como una interfaz entre la máquina y el usuario.

Las instrucciones y los datos almacenados en la memoria deben provenir de algún dispositivo de entrada. Los resultados se muestran al usuario a través de algún dispositivo de salida.

El siguiente diagrama de bloques muestra la configuración de entrada-salida para una computadora básica.

Ciclo de instrucción

  • Los terminales de entrada-salida envían y reciben información.
  • La cantidad de información transferida siempre tendrá ocho bits de código alfanumérico.
  • La información generada a través del teclado se cambia a un registro de entrada ‘INPR’.
  • La información de la impresora se almacena en el registro de salida ‘OUTR’.
  • Los registros INPR y OUTR se comunican con una interfaz de comunicación en serie y con la CA en paralelo.
  • La interfaz del transmisor recibe información del teclado y la transmite al INPR.
  • La interfaz del receptor recibe información de OUTR y la envía a la impresora en serie.

Diseño de una computadora básica

Una computadora básica consta de los siguientes componentes de hardware.

  1. Una unidad de memoria con 4096 palabras de 16 bits cada una
  2. Registros: AC (acumulador), DR (registro de datos), AR (registro de direcciones), IR (registro de instrucciones), PC (contador de programa), TR (registro temporal), SC (contador de secuencia), INPR (registro de entrada) y OUTR (registro de salida).
  3. Chanclas: I, S, E, R, IEN, FGI y FGO

Nota: FGI y FGO son indicadores de entrada y salida correspondientes que se consideran flip-flops de control.

  1. Dos decodificadores: un decodificador de funcionamiento de 3 x 8 y un decodificador de temporización de 4 x 16
  2. Un bus común de 16 bits
  3. Control de puertas lógicas
  4. Los circuitos lógico y sumador conectados a la entrada de CA.
close